Wikisage, de vrije encyclopedie van de tweede generatie, is digitaal erfgoed

Wikisage is op 1 na de grootste internet-encyclopedie in het Nederlands. Iedereen kan de hier verzamelde kennis gratis gebruiken, zonder storende advertenties. De Koninklijke Bibliotheek van Nederland heeft Wikisage in 2018 aangemerkt als digitaal erfgoed.

  • Wilt u meehelpen om Wikisage te laten groeien? Maak dan een account aan. U bent van harte welkom. Zie: Portaal:Gebruikers.
  • Bent u blij met Wikisage, of wilt u juist meer? Dan stellen we een bescheiden donatie om de kosten te bestrijden zeer op prijs. Zie: Portaal:Donaties.
rel=nofollow

AVR32

Uit Wikisage
Versie door O (overleg | bijdragen) op 14 jun 2015 om 09:33 (https://nl.wikipedia.org/w/index.php?title=AVR32&oldid=44260952 Tielemans.jorim 31 mei 2015 vertaling van WPen)
(wijz) ← Oudere versie | Huidige versie (wijz) | Nieuwere versie → (wijz)
Naar navigatie springen Naar zoeken springen

De AVR32 is een 32-bit RISC microprocessor van Atmel. De microprocessor werd ontworpen door een groep afgestudeerden van de Technisch-natuurwetenschappelijke Universiteit van Noorwegen, waaronder lead designer Øyvind Strøm, PhD en CPU architect Erik Renno, M.Sc in Atmel's Noorse ontwerpcentrum.

De meeste instructies worden uitgevoerd in één cyclus. Het enige gemeenschappelijke met de 8-bit AVR, is dat ze beiden ontworpen bij Atmel Noorwegen, in Trondheim. Sommige van de debug-tools zijn echter wel vergelijkbaar.

Architectuur

De AVR32 tenminste twee micro-architecturen, de AVR32A en AVR32B. Deze verschillen in de instructieset architectuur, registreert configuraties en het gebruik van caches voor instructies en data. [1]

De AVR32A CPU cores zijn voor goedkope toepassingen. Ze bieden geen dedicated hardware registers voor shadowing het register-bestand, status en retouradres in interrupts. Dit bespaart chipoppervlak ten koste van langzamere interrupt-handling.

De AVR32B CPU cores zijn ontworpen voor snelle interrupts. Ze hebben speciale registers om deze waarden voor interrupts, uitzonderingen en begeleider noemt houden. De AVR32B kernen een Java virtual machine ondersteunen ook in hardware. [2]

De AVR32 instructieset heeft 16-bit (compact) en 32-bit (verlengde) instructies, met diverse gespecialiseerde instructies niet gevonden in de MIPS32, ARMv5 of ARMv6. Verschillende Amerikaanse octrooien worden ingediend voor de AVR32 ISA en design platform.

Net als de AVR 8-bit microcontroller architectuur, werd de AVR32 ontworpen voor hoge code density (verpakken veel functie in een paar instructies) en snel instructies met weinig klok cycli. Atmel gebruikt de onafhankelijke benchmark-consortium EEMBC te benchmarken van de architectuur met diverse compilers en consequent beter dan zowel ARMv5 16-bit (DUIM) code en ARMv5 32-bit (ARM) code met maar liefst 50% op de code-size en 3 × op de prestaties . [nodig citaat]

Atmel zegt de "picoPower" AVR32 AT32UC3L verbruikt minder dan 0,48 mW / MHz in actieve modus, die volgens haar, op het moment, gebruikt minder stroom dan andere 32-bit CPU. [3] Dan maart 2015, zij beweren dat hun nieuwe Cortex-M0 + gebaseerde microcontrollers, met behulp van ARM Holdings 'ARM-architectuur, niet hun instructie set, "heeft alle ultra-low power prestaties belemmeringen voor date gebroken." [4]

Devices

AP7 core

On April 10, 2012 Atmel announced the End of Life of AP7 Core devices from April 4, 2013.[1]

UC3 core

If the devicename ends in *AU this is an Audio version, these allow the execution of Atmel licensed Audio firmware IPs.

If the devicename ends in *S it includes an AES Crypto Module.

A0/A1 Series - devices deliver 91 Dhrystone MIPS (DMIPS) at 66 MHz (1 flash wait-state) and consume 40 mA @66 MHz at 3.3 V.
A3/A4 Series - devices deliver 91 Dhrystone MIPS (DMIPS) at 66 MHz and consume 40 mA @66 MHz at 3.3 V.
B Series - deliver 72 Dhrystone MIPS (DMIPS) at 60 MHz and consume 23 mA @66 MHz at 3.3V.
C Series - devices deliver 91 Dhrystone MIPS (DMIPS) at 66 MHz and consume 40 mA @66 MHz at 3.3 V.

D Series - The low-power UC3D embeds SleepWalking technology that allows a peripheral to wake the device from sleep mode.

L Series - deliver 64 Dhrystone MIPS (DMIPS) at 50 MHz and consume 15 mA @50 MHz at 1.8 V.

Bronvermelding

rel=nofollow